星 2000-0066203

# (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(11) 공개번호

BEST AVAILABLE COPY 皇2000-0066203

٠. :

| (51) Int. Cl.                 | (43) 공개일자                      | 2000년11월15 |
|-------------------------------|--------------------------------|------------|
| HD3K 19/0175                  |                                |            |
| (21) 출원번호                     | 10-1999-0013140<br>1999년04월14일 |            |
| (22) 출원 <u>알자</u><br>(71) 출원인 | 학교법인 포항공과대학교 정명식               |            |
| (,                            | 경사보도 포하지 말고 표자를 산 31번지         |            |

바용준 (72) 발명자

경상북도포항시남구지곡등교수숙소9등802호

광주광역시서구농성등422-3

(74) 대리인

이영필, 권석흠, 이상용

## 公外君子: 知品

# (54) 임피면스가 정합된 전류모드 양빙향 업출력 버퍼

### ぬみ

본 발명은 고속으로 동작하는 전류모드 양방향 배퍼회로를 개시한다.

본 발명에 따콘 동일한 입출력배퍼를 내장한 외부 칩과 신호를 양방향으로 전송하는 전류모드 입출력 배 변명에 따콘 동일한 입출력배퍼를 내장한 외부 칩과 신호를 양방향으로 전송하는 송신신호(IN2) 때는, 상기 외부 칩으로 전송하고자하는 송신신호(IN1)과 상기 외부 칩으로부터 수신되는 송신신호(IN1)의 평균 전략값(I1)을 평균전압으로 변환하며 출력하는 송수신평균전압 출력부(210); 상기 송신신호(IN1)의 평균 전략값(I1)을 명균전압으로 생성된 소정의 기준전략값(Iref)을 기준전압으로 변환하는 기준전압출력의 전압배별에 따라 선택적으로 생성된 소정의 기준전압출력부에서 생성한 전압을 비교하여 상기 외부 칩부(220); 상기 송수신평균전압 출력부와 상기 기준전압출력부에서 생성한 전압을 비교하여 상기 외부 칩 보기 및 상기 외부 칩에 접속된 전송선으로부터 전송된 수신신호에 상응된 로직신호를 출력하는 배교기(230); 및 상기 외부 칩에 접속된 전송선으로부터 전송된 수신신호에 상응된 로직신호를 참려하는 배교기(230); 및 상기 외부 칩에 접속된 전송선의 특성임때단수와 같도록 바이어스전압을 생성하여 상기 각 출력부에 공급하는 바이어스전압 생성부를 포함함을 특징으로 한다.

본 발명에 의한 전류모드 양방향 입출력 버떠는 하나의 전송선로를 미용하며 참과 첩간에 고속으로 데이 터 진송을 수행하며, 칩의 공정변화에도 안정적인 특성을 갖는 양방향 입출력 버떠를 제공한다.

## 四班丘

<u>52</u>

## BANK

## 도면의 조단의 설명

도 1은 종래의 전압모드 양방향 입출력 배퍼를 설명하기 위한 도면이다.

도 2는 본 발명에 따른 전류모드 양방향 입출력 배패의 개략도이다.

도 3은 도 2에 도시된 입출력버퍼의 세부 회로도이다.

도 4는 도 3에 적용되는 바이어스전압 생성회로이다.

도 5a 내지 도 5e는 본 발명의 입출력 버퍼에서의 신호 파형도이다.

## 발명의 상세한 설명

## 발명의 목적

## 监督이 속하는 기술 및 그 보아의 증面기술

본 밥명은 양방향 입출력 버퍼에 관한 것으로서, 특히 두 개의 칩간의 데이터 진승시, 하나의 진송선으로 양병향으로 동시에 진송이 가능한 전류모드로 동작되는 양방향 입출력 버퍼에 판한 것이다.

최근에 집적회로 공정이 향상당에 따라 고속동작을 위한 시스템의 성능은 첩과 칩간의 데이터 전송의 속도에 의해 크게 제한된다. 데이터 전송을 위한 입출력버퍼 중에서 양?양 입출력 버퍼는 하나의 케이블을 미용하여 입출력을 동시에 할 수 있으므로 하나의 케이블당 두배의 전송 능력을 가지며, 입출력 신호 가 혼합되어 있는 신호 중 외부에서 입력되는 신호만을 복원하게 된다.

도 1은 중래의 양방향 입절력 버퍼회로의 신호전송시스템의 개략적인 구성도이다. 도 1의 2개의

천(100A, 100B)간의 신호의 승수신품 위해 상기 첩 각각에 구비된 양방향 입중력 버퍼는 상대점에 뚫력하고자하는 승신신호전압(INI, IN2)이 인가되는 단자, 상대첩으로 신호전압을 충력하고 상대첩으로 신호진압이 유입되는 출력단자(DUTI, DUT2), 외부 즉 상대첩로부터 유입되는 신호가 원래의 복원된 값으로 나타나는 복원단자(RET1, RET2), 외부로 진승하고자 하는 신호와 외부로부터 유입되는 신호가 혼합된 진압값 출 갖는 출력단자(DUTI, DUT2)의 진압값과 버교하여 외부로부터 유입되는 신호를 복원시키기 위한 기준진압로 수신진압단자(INI, IN2)에 따라 선택되는 기준진압(Yref1, Yref2)을 발생하는 기준진압발생기(103a, 103b)와, 송신신호전압(INI, IN2)을 버퍼링하는 출력버퍼(101a, 102b), 기준진압발생기(103a, 103b)의 기준진압과 출력단자(OUTI, DUT2)의 진압을 비교하는 진압비교기(102a, 102b)로 이루

기준전압(Vrefl, Vref2)과 이때 출력단자(OJTI, OUT2)의 레벨값으로부터 복원되는 복원단자(RET, RET2) 의 신호의 값을 나타낸다.

## [# 1]

| [N]     | Nigh<br>Nigh | fliets<br>(ev | Low<br>Haidh | Lon      |
|---------|--------------|---------------|--------------|----------|
| OTI OUT | YOU          | t i va        | 0.8 100      | <u> </u> |
| Vccf1   | 0.35 330     | 0.75 330      | D 24 170     | 0.25 120 |
| Vre/2   | 0.75 (20)    | 0.25 190      | 0 75 100     | 0.25 100 |
| 401     | - Kindy      | Lyg           | Hint         | Long     |
| RET2    | Ti th        | Ends .        | Len          | /mr      |

표 1과 값이 승신신호진압(IMI, IM2)이 각 상대축 첩의 복원단자(RETI, RET2)에 대용되어 동일한 레벨값 으로 전송될출 알 수 있다. 그러나, 중래의 양방향 입출력 버퍼는 전압모드로 동작되기 때문에 최로상의 케페시터 성분을 갖는 노드에서 진압 귤 스윙(full swing)를 하게 되며, 이때 스위청속도의 문화로 인하 여 양방향 버퍼의 전송속도가 제한되는 문제점이 있었다.

## 斯斯 医金代 二语双正单的 的密盘

본 발명은 상숙한 문제점을 해결하기 위해 창출된 것으로서, 칩과 칩간에 고속으로 데이터 전송을 수행하 대, 철의 공정변화에 안정적인 특성을 갖는 전류모드 양방향 입출력 배퍼를 제공하는 데 목적이 있다.

상기의 목적을 당성하기 위한 본 발명에 따쁜 동일한 입출력배표를 내장한 외부 칩과 신호를 양방향으로 진송하는 전류모드 입출력 배패는,

상기 외부 칩으로 전송하고지하는 송신신호(INI)와 상기 외부 칩으로부터 수신되는 송신신호(INI)의 평균 진류값(II)을 평균전압으로 변환하며 퀄럭하는 송수신평균전압 슐럭부(210); 상기 송신신호(INI)의 전압 레벨에 따라 선택적으로 생성된 소정의 기준전류값(Irel)을 기준전압으로 변환하는 기준전압슐럭부(220); 상기 송수신평균전압 슐럭부와 상기 기준진압슐럭부에서 생성한 전압을 비교하여 상기 외부 칩으로부터 진송된 수신신호에 상용된 로직신호를 쥴럭하는 비교기(230); 및 상기 외부 칩에 접속된 전송선의 루성인 지승의 감도록 바이머스전압을 생성하여 상기 각 쥴럭부에 공급하는 바이머스전압생성부을 포함함을 톡 정으로 한다.

또한, 상기 비교기의 출력을 CMOS레벨로 변환하는 CMOS레벨변환부器 더 구비합을 특징으로 한다.

또한, 상기 바이어스생성부는 WOD전압과 제20P범프(A2)의 부입력단자간에는 PMOS 트랜지스터(M21, M23)가 직렬로 접속되며, WOD전압과 제20P범프(A2)의 정입력단자간에는 PMOS 트랜지스터(M22, M24)가 직렬로 접속되고, 제10P범프(A1)의 출력은 PMOS 트랜지스터(M21, M22)의 게이트와 공물으로 접속되며, 제10P범프(A1)의 정입력단자는 제20P범프(A2)의 부입력단자와 외부저항(Rext)의 잃단과 접속되고, 외부저항(Rext)의 타단은 그라운드(VSS)와 접속되며, 제20P범프(A2)의 출력단자는 NMOS 트랜지스터(M20)의 게이트에 접속되고, NMOS 트랜지스터(M20)의 드레인과 소스는 제20P램프(A2)의 정입력단자와 그라운드(VSS)에 각각 접속됨을 특징으로 한다.

또한, 상기 송수신평균진압 출력부는,

VDD전원과 다이오드(DI)의 애노우드와 NAOS 트랜지스터(N5)의 드레인간에 제1정전류원(212)이 접속되며, 상기 다이오드(DI)의 캐소우드는 상기 외부 첩과의 진송선과 NAOS 트랜지스터(N)의 드레인과 상기 비교 기(230)의 정입력단자에 접속되며, 상기 NAOS 트랜지스터(NI)의 게이트는 상기 NAOS 트랜지스터(N2O)의 게이트에 접속될을 특징으로 한다.

또한, 상기 제1정전류원(212)은 상기 PMOS 트렌지스터(M22, M24)의 각 게이트전압을 바이어스 전압(YR)으로 하며 등작함을 목장으로 한다.

또한, 상기 기준진압 쓸럭부는,

V00전원과 CH이오드(D2)의 애노우드간에 제2정전류원(224)과 스위청부(222)가 직별로 접속되며, V0D진원과 CH이오드(D2)의 애노우드간에 제3정전류원(226)이 접속되고, 애노우드(D2)의 캐소우드는 NADS 트랜지 스터(N3)의 드레인과 상기 비교기(230)의 부입력단자에 각각 정속팀을 특징으로 한다.

또한, 상기 제2, 3정전류원(224, 226)은 상기 PMOS 트랜지스터(H22, H24)의 각 게이트진압을 바이머스 전 압으로 하여 등작함을 복장으로 한다.

또한, 상기 스위청부(222)는.

YDD전압과 NHOS 트런지스터(NAn, NEn)의 드레인간에 PNOS 트런지스터(N3p, NAp)가 직접로 접속되며, 상기 제2정진류원(224)의 솔럭단과 그라운드(VSS)간에 직접로 PNOS 트런지스터(N6p)와 NHOS 트런지스터(N6n)가 접속되고, NHOS 트런지스터(N6n)의 게이트는 NHOS 트런지스터(N5n)의 게이트와 드레인과 공통접속되며, PNOS 트런지스터(N6p)의 드레인은 상기 다이오드(D2)의 애노우드와 접속되며, PNOS 트런지스터(N3p, N4p) 의 게이트는 각각 PNOS 트런지스터(N22, N24)의 게이트와 접속됨을 특징으로 한다.

이하, 첨부도면을 참조하며 본 발명의 일 실시예를 설명하기로 한다.

도 2는 본 발명의 전류모드 양방향 입출력 버퍼에 대한 개략적인 구성도이다.

도 2에서 진류모드 양방향 입출력 버퍼는 칩(2004)에 구비되어 있으며, YDD진원은 제1정진류원(212)을 통하여 NMOS트랜지스터(M5)의 드레인과 다이오드(01)의 애노우드에 접속되고, 다이오드(01)의 캐소우드는 NMOS트랜지스터(M1)의 드레인과 비교기(230)의 정입력단자와 상대축 칩(2008)의 입출력버퍼와 접속되며 지수의 임피던스를 갖는 송수신라인에 접속된다. NMOS트랜지스터(M1, M3)의 게이트는 공행으로 접속되어 미 VDD전압은 제2정전류원(224)과 직理로 접속되며 조시는 마이너무다급 중공의로에 입속된다. YUU건답은 제2공전투원(224)과 식별로 접속되며 진송전압(INI)의 레벨에 따라 스위청되는 스위청부(222)짤 통하여 다이오드(02)의 애노무드에 접속되며, 또한 VDD천압은 제3정전류원(226)괄 통하여 다이오드(02)의 애노무드에 접속된다. 다이오드(02)의 캐소 우드는 NHOS트랜지스터(N3)의 드레인과 비교기(230)의 부압력단자에 접속된다. 이와 동입한 구성으로 상 대촉 철(2008)에도 쌍방향 압출력 비퍼가 구비된다. 도시된 바이어스건압 생성회로에 접속된다.

입행력배표에는 각각 1, 0.51, 0.251의 전류값을 갖는 제1, 제2, 제3의 정전류원(212, 224, 226)이 있으며, 이중 0.51의 전류는 승신신호전압(INI, IN2)의 캠벨값에 따라 스위청된다. 기준진류(Iref1, Iref2)는 클릭단(GUT1, GUT2)에 흐르는 전류와 비교하기 위한 전류이며, 송신신호전압(INI, IN2)이 하이캠벨일 때 Tref는 0.751가되고, 로우레벨일 때 0.251가 된다.

도 2을 참조하여 등작을 상세히 설명하면, 하나의 칩(200A)에서 외부로 진승하고자 하는 승신진입산호(INI)와 상대측 칩(200B)으로부터 입력되는 진승진입산호(INI2)의 평균값(I) 출력단자(GUTI, GUTZ)에 접속된 MMOS트랜지스터(MI, M2)의 드레인에 각각 등입한 전류값(II, I2)으로 호른다. 두 칩(200A, 200B)간에 진승하고자하는 진입이 (M2) 하이러벨 두가지 종류의 값인 가진다면, 진류 II, I2은 칩(200A, 200B)간에 진승하고자하는 진입이 (M2) 하이러벨 두가지 종류의 값인 가진다면, 전류 II, I2도 하이레벨일 때는 0, 0.51, I의 세 전류값 중 하나의 값을 갖게된다. 즉, INI과 INI 모두 하이레벨일 때는 0, 0.51, I의 세 전류값 중 하나의 값을 갖게된다. 제 I전류원(212)의 전류 I는 MOS트랜지스터(M5)로 흐르지 못하고 다이오드(D2)를 통하며 흐르며, 칩(200B)에서 동일하게 MOS트랜지스터(M5)로 흐르게 된다. 이때 MMOS트랜지스터(M1, M2)에 흐르는 전류 II, I2는 각각 I값으로 되며, INI과 INI의 진승진입산호에서 한쪽이 하이레벨이고 다른 쪽이 로우레벨이면 전류 II, I2의 값은 0.51값이 되고, INI과 INI의 값이 모두 로우레벨일 경우에는 전류 II, I2의 값은 0의 값이 된다.

또한, 스위청부(222)는 INI의 값이 하이레벨미면 온되어 제2전류원(224)의 출력전류 0.51가 제3쟁전류원(226)의 전류 0.251와 합쳐서 CH이오드(02)을 통하여 MADS트랜지스터(M3)에 흐른다. 이때, 바이머스전압(YR)에 의해 제1 내지 제4 NMDS트랜지스터(N1 내지 米)는 트라이오드 영역에서 저항성분으로 등작되며, 게이트 전압인 YR을 조정하면 트랜지스터의 출력저항이 전송선의 목성임피던스(乙)와 정합이 이뿌어져 신호전승시 반사파를 방지할 수 있다.

제1 NAOS트랜지스터(비)와 제3 NAOS트랜지스터(KG)에 흐르는 각각의 11, Iref1의 전류의 비교는 각 전류 에 의해 걸리는 드레인 소스전압이 비교기(230)의 정, 부입력단자에 출력되어 비교된다. 비교된 진압레벨 은 CAOS전입캠벨변환부(232)에서 CAOS레벨로 변환되어 01로 전승된 신호와 일치된 신호전압을 출력한다.

등일한 방법으로 양방향 버퍼가 상대촉 첩(2008)에도 내장되어 전송전압신호 IN2에 따콘 기준진류(Iref2) 와 제2 NAOS트런지스터(N2)에 흐르는 전류에 의한 전압을 비교기(240)에서 비교되어 출력된 레벨은 CROS 레벨변환부(244)에서 CROS레벨로 변환된다. 여기서, CH이오드(DI 내지 D4)는 전류의 방향을 한 즉 방향 으로만 흐르게 하며 MOS트랜지스터의 게이트와 드레인을 공통접속하며 구현할 수 있다. 표 2는 송신전압 신호(INI, IN2)에 따른 각 기준전류의 값과 출력진압을 나타낸다.

[# 2]

| [N]     | Hida   | gi <sub>2</sub> s | Leve  | Lm          |
|---------|--------|-------------------|-------|-------------|
| 192     | Histo  | Liw               | lligh | Lee         |
| 071 002 |        | 9.51              | 0.31  |             |
| lre(1   | 0.781  | 0.731             | 9 201 | <u>0.21</u> |
| Ire(2   | 0.751  | 0.251             | 2761  | القيو       |
| PI      | High   |                   | Jiiri | - Pr        |
| 100     | 501.40 | iliah             | 1,500 |             |

도 3은 도 2배 도시된 양방향배퍼를 설명하기 위한 세부 회로도의 일실시예이며, 도 4는 도 2배 미도시된 바이머스전압(YR) 생성회로를 나타낸다. 도 4배서 바이머스전압 생성회로의 구성을 보면, VDD전압과

제20P앱프(A2)의 부입력단자간에는 PMOS 트랜지스터(M21, M23)가 직렬로 접속되며, VOD전압과 제20P앱프(A2)의 정입력단자간에는 PMOS 트랜지스터(M22, M24)가 직렬로 접속되고, 제10P앱프(A1)의 출력 유 PMOS 트랜지스터(M21, M22)의 제이트와 공통으로 접속되며, 제10P앱프(A1)의 정입력단자는 은 PMOS 트랜지스터(M21, M22)의 제이트와 공통으로 접속되며, 제10P앱프(A1)의 정입력단자는 제20P앱프(A2)의 부입력단자와 외부저항(Rext)의 일단과 접속되며, 외부저항(Rext)의 타단은 제20P앱프(A2)의 보입력단자와 외부저항(Rext)의 출력단자는 NMOS 트랜지스터(M20)의 게이트에 접속되며, 그라운드(VSS)와 접속된다. 제20P앱프(A2)의 출력단자는 NMOS 트랜지스터(M20)의 그라운드(VSS)에 접속된다.

도 4에 도시된 회로의 등작을 살펴보면 PNOS 트렌지스터(M21)에 1가 흐르도록 제10P앱프(A1)가 M21의 게이트 고압을 생성하며, N21의 게이트 노드는 M22의 게이트 노드와 공통이므로 M22, M24, M20에 흐르는 전 내는 언급을 성성하다, M21의 게비트 노노는 M22기 게비트 노도와 공통미므로 M22, M24, M20에 흐르는 전 류 또한 I와 같게 된다. 제1, 2 OP앰프(A1, A2)는 부계환으로 접속되어 제10P앰프(A1)의 부입력단자에 인가되는 전압(YA)은 제20P앰프(A2)의 정, 부입력단자에 각각 걸리는 전압(YB, YC)의 값과 동일하게 된 다. 이에 따라 외부저항(Rext)에 흐르는 전류(I)는 YA/Rext의 값을 갖게 된다. 또한, M20의 드레인 전압 값은 VA와 동일한 값을 갖게 되므로 결국, M20의 출력저항 값이 Rext와 같도록 제20P앰프(A2)의 출력이 M20의 게이트 전압값을 생성한다.

미때, Rext의 저항값을 외부 칩과 접속된 전송선의 특성 임피던스(Zo)과 같은 값으로 하면 버퍼의 출력 지항을 특성 임피던스(乙)와 같게 할 수 있다. 또한 버퍼의 전류원들의 전류값 1를 결정해주는 바이머스 전압 VBI도 동시에 생성하여, 견류값 I는 외부에서 입력되는 전압(VA)과 Rext값에 의해 결정되어 VA/Rext 의 값으로 고정된다. 따라서, 첩 제조공정 변화에 의해서 제1 NMOS트랜지스터(NI)의 문턱진압 및 이동도 가 첩에 따라 상이하더라도 NI의 출력저항은 게이트의 전압값에 따라 정해지는 저항이므로 상술된 바이어 스진압 생성회로에 의해 안정되게 전송선의 특성 임피던스와 정합시킬 수 있다.

참조번호 212 내지 232는 도 2와 동일한 참조번호클로서 대용되고, 도 2011서 NHOS 도 3에서, 남고근도 212 배시 232는 도 24 등교인 남고근도교도시 대중되고, 도 26대서 mind 트랜지스터(M1, M3, M5)는 도 3에서 M3n, M8n, M1n에 각각 대용된다. 스위청부(222)는 VOD건압과 MMDS 트 랜지스터(M4n, M5n)의 드레인간에 PMDS 트랜지스터(M3p, M4p)가 직렬로 접속되며, 상기 제2정전류원(224) 의 출력단과 그라운드(VSS)간에 직렬로 PMDS 트랜지스터(M6p)와 NMOS 트랜지스터(M6n)가 접속된다.

또한, NMOS 트랜지스터(NGn)의 게이트는 NMOS 트랜지스터(NGn)의 게이트와 드레인과 공통접속되며, PMOS 트랜지스터(NGp)의 드레인은 상기 다이오드(D2)의 애노우드와 접속되며, PMOS 트랜지스터(NGp, N4p)의 게 이트는 각각 PMOS 트랜지스터(NG2, N24)의 게이트와 접속된다. 이에 따라 NMOS 트랜지스터(MAn)의 게이트 에 송신진압신호(INI)가 하미레벨이면 NMOS 트랜지스터(NGn)가 차단되며 PMOS 트랜지스터(NGp)의 드레인에 송신진압신호(INI)가 하미레벨이면 NMOS 트랜지스터(NGn)가 차단되며 PMOS 트랜지스터(NGp)의 드레인에 송신진압신호(INI)가 하미레벨이면 NMOS 트랜지스터(NGn)가 차단되며 PMOS 트랜지스터(NGn)의 드레인에 송신진압신호(INI)가 하미레벨이면 NMOS 트랜지스터(NGn)를 통하며 흐르게 되어 스위에 플러스 스페리트 청 기능을 수행한다.

도 5a 내지 도 5e는 본원 발명을 적용한 양방향 입출력 배퍼의 모의 실험 파형도이다. 도 5a 내지 도 5b 를 참조하면, 공급 전압 3V에서 INI의 출력은 50Mb/s, IN2의 출력은 50Mb/s로 데이터를 전송할 때 OUTI의 노드 전압파형, 진송선에 측정된 파형과 그 전송선상의 전압파형으로부터 양방향 배퍼가 복원한 이과 02의 파형으로 나타내며, INI, IN2의 출력은 각각 02, 이의 파형으로 각각 복원되며, 16b/s의 양방향 전소등점을 기자을 안 수 있다. 송능력을 가짐을 알 수 있다.

## 医胃型 查達

본 발명에 의한 전류모드 양방향 입출력 버퍼는 하나의 전송선로를 이용하며 칩과 칩간에 고속으로 데이 터 전송을 수행하며, 칩의 공정변화에도 안정적인 특성을 갖는 양방향 입출력 버퍼를 제공한다.

## (57) 경구의 범위

청구항 1. 동일한 입출력배퍼를 내장한 외부 칩과 신호를 양방향으로 전승하는 전류모드 입출력 배퍼에 있어서,

상기 외부 첩으로 진송하고지하는 송신신호(INI)와 상기 외부 첩으로부터 수신되는 송신신호(IN2)의 평균 전류값(11)을 평균전압으로 변환하여 출력하는 송수신평균전압 출력부(210);

상기 송신신호(INI)의 전압레벨에 따라 선택적으로 생성된 소청의 기준전류값(Iref)을 기준전압으로 변환하는 기준전압출력부(220);

상기 승수신평균전압 출력부와 상기 기준전압출력부에서 생성한 전압을 비교하여 상기 외부 칩으로부터 진송된 수신신호에 상응된 로직신호를 출력하는 비교기(230); 및

상기 외부 첩에 접속된 전송선의 특성 임피던스와 같도록 바이머스전압을 생성하여 상기 각 출력부에 공 급하는 바이머스전압생성부를 포함함을 특징으로 하는 전류모드 쌍방향 입출력버퍼.

청구항 2. 제 항애 있어서, 상기 비교기의 출력을 CMOS레벨로 변환하는 CMOS레벨변환부를 더 구비합을 특징으로 하는 전류모드 쌈빙향 입출력 버퍼.

제1항에 있어서, 상기 바이더스생성부는,

VDD전압과 재20P앱프(A2)의 부입력단자간에는 PMOS 트랜지스터(N21, N23)가 직렬로 접속되며, VDD전압과 제20P앱프(A2)의 정입력단자간에는 PMOS 트랜지스터(M22, N24)가 직렬로 접속되고, 제10P앱프(A1)의 출력은 PMOS 트랜지스터(M21, N22)의 게이트와 공통으로 접속되며, 제10P앱프(A1)의 정입력단자는은 PMOS 트랜지스터(M21, N22)의 게이트와 공통으로 접속되며, 제10P앱프(A1)의 정입력단자는 제20P앱프(A2)의 부입력단자와 외부저항(Rext)의 일단과 접속되고, 외부저항(Rext)의 타단은 제20P앱프(A2)의 접속되며, 제20P앱프(A2)의 출력단자는 NMOS 트랜지스터(M20)의 게이트에 접속되고, 의라운드(YSS)와 접속되며, 제20P앱프(A2)의 출력단자는 NMOS 트랜지스터(M20)의 기이트에 접속되고, NMOS 트랜지스터(M20)의 드레인과 소스는 제20P앱프(A1)의 정입력단자와 그라운드(YSS)에 각각 접속됨을 특징으로 하는 전류모드 쌍방향 입출력 버퍼,

청구항 4. 제3항에 있어서, 상기 송수신평균전압 출력부는,

VDD전원과 다이오드(DI)의 메노우드와 NMOS 트런지스터(M5)의 드레인간에 제1정전류원(212)이 접속되며, 상기 다이오드(DI)의 캐소우드는 상기 외부 첩과의 전송선과 NMOS 트랜지스터(MI)의 드레인과 상기 비교 기(230)의 정입력단자에 접속되며, 상기 NMOS 트랜지스터(MI)의 게미트는 상기 NMOS 트랜지스터(M20)의 게이트에 접속됨을 특징으로 하는 전류모드 쌍방향 입출력 버피.

제4항에 있어서, 상기 제1정전류원(212)은, 청구함 5.

상기 PMOS 트렌지스터(M22, M24)의 각 게이트전압을 바이어스 전압(VR)으로 하여 등작합을 특징으로 하는 전류모드 생병향 입출력 버퍼

청구항 6. 제5항에 있어서, 상기 기준전압 출력부는,

VDD전원과 CH이오드(D2)의 애노우드간에 제2정견류원(224)과 승신신호(INI)의 레벨에 EC라 스위청하는 스위청부(222)가 직렬로 접속되며, VDD전원과 CH이오드(D2)의 애노우드간에 제3정견류원(226)이 접속되고, 위청부(222)가 직렬로 접속되며, VDD전원과 CH이오드(D2)의 애노우드간에 제3정견류원(226)이 접속되고, 애노우드(D2)의 캐소우드는 NAOS 트랜지스터(K3)의 드레인과 상기 비교기(230)의 부압력단자에 각각 접속 대보기 사이오트 프리지스터(K3)의 소스는 그라운드에 접속됨을 특징으로 하는 전류모드 쌍방향 입출력


재6항에 있어서, 상기 쟤2, 3정전류원(224. 226)은.

상기 PNOS 트렌지스터(M22, M24)의 각 게이트전압을 바이어스 전압으로 하며 동작함을 특징으로 하는 전류모드 쌍방향 입출력 배퍼


**경구항 8. 제?항에 있**머서, 삼기 스위청부(222)는,

⊊B


*도만1* 




5P2







<u>584</u>








## 经图型




## 5.85°



## **도면Ы**



## *⊊85*₀



発明届出・譲渡処理上の改割2005/04/01 10:13:30 +0900 "H.Yanagita" <hiromi.yanagita@necel.com>

高橋GrM殿,佐久間CPO殿,田辺CPO殿,江口GM,鵜飼GM,浜田SP殿,長尾殿

知財部 柳田です。

お世話になっております。

掲題の件、打ち合わせを行いますので ご参集ください。

日時:4/6(水) 13:30~15:00

場所:システムソフト事業本部会議室 (S棟22F)

以上よろしくお願いいたします。

企画本部知的財産部

柳田 浩美

mailto: hiromi.yanagita@necel.com TEL: 8-22-75026

FAX: 8-22-25129

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.